• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種非揮發性記憶體裝置包括：一記憶體單元，其包括一電阻可變裝置及用於控制流經該電阻可變裝置之一電流之一切換單元；一讀取參考電壓產生器，其經組態以根據在該切換單元中發生之一偏移而產生一參考電壓；及一感測放大器，其經組態以基於該參考電壓來感測對應於流經該電阻可變裝置之該電流之一電壓。
    公开号:TW201314688A
    申请号:TW101106579
    申请日:2012-02-29
    公开日:2013-04-01
    发明作者:Hyuck-Sang Yim；Kwang-Seok Kim；Taek-Sang Song；Chul-Hyun Park
    申请人:Hynix Semiconductor Inc；
    IPC主号:G11C16-00
    专利说明:
    非揮發性記憶體裝置
    本發明之例示性實施例係關於半導體設計技術，且更特定言之，係關於非揮發性記憶體裝置。
    本申請案主張於2011年9月19日申請之韓國專利申請案第10-2011-0094211號之優先權，該申請案之全文以引用的方式併入本文中。
    非揮發性記憶體裝置為即使在電源被切斷的情況下仍保持儲存於其中的資料的記憶體裝置，且非揮發性記憶體裝置之實例包括快閃記憶體及相變隨機存取記憶體(PCRAM)。詳言之，PCRAM為記憶體裝置，其藉由自諸如鍺-銻-碲(GST)之相變材料形成記憶體單元、加熱GST以使GST呈晶體狀態或非晶狀態，從而將資料儲存在記憶體單元中。PCRAM具有與揮發性記憶體裝置(例如RAM)一樣快的資料處理速率。
    圖1為習知PCRAM之方塊圖。
    參看圖1，PCRAM 10採用泵激電壓VPSSA域，且使用電流反射鏡用之信號BIAS、CLMBL及VCLAMP之控制下傳遞感測電流經由記憶體單元D(GST)路徑的方法。在本文中，儘管未在感測節點VSAI中說明，但仍將電壓鎖存器耦接至感測節點VSAI，且電壓鎖存器感測該感測節點VSAI之根據GST之電阻值變化的電壓位準。亦即，當感測節點VSAI以泵激電壓VPPSA預充電，且隨後感測節點VSAI根據箝位電晶體NN之電壓條件Vgs及Vds而放電時，電壓鎖存器感測當流經偏壓電晶體P之電流變得實質上與流經箝位電晶體NN之電流相同時的感測節點VSAI的電壓位準。
    然而，當GST具有較高電阻值時，存在於記憶體單元D(GST)路徑中的RC時間常數可受到該較高電阻之影響。結果，當感測節點VSAI放電時，習知PCRAM 10可花費較長時間來穩定感測節點VSAI.
    本發明之例示性實施例係針對具有改良感測速度之非揮發性記憶體裝置。
    本發明之另一例示性實施例係針對補償在記憶體單元所包括之開關中發生的偏移(skew)之非揮發性記憶體裝置。
    根據本發明之例示性實施例，非揮發性記憶體裝置包括：一記憶體單元，其包括一電阻可變裝置及用於控制流經該電阻可變裝置之一電流之一切換單元；一讀取參考電壓產生器，其經組態以根據在該切換單元中發生之偏移而產生一參考電壓；及一感測放大器，其經組態以基於該參考電壓感測對應於流經該電阻可變裝置的該電流的一電壓。
    根據本發明之另一例示性實施例，非揮發性記憶體裝置包括：一第一比較器，其經組態以比較一第一感測電壓與一第一參考電壓及產生一第一比較信號；一第一驅動器，其經組態以回應於該第一比較信號用一第一電源電壓驅動一第一感測電壓端子；一記憶體單元，其耦接在該第一感測電壓端子與一第二電源電壓端子之間且包括串聯耦接的一電阻可變裝置及一第一開關；一第二開關，其耦接在一第一參考電壓端子與一分壓端子之間且與該第一開關相同；一電阻器，其經由該第二開關耦接至該分壓端子且耦接至該第二電源電壓端子；一第二比較器，其經組態以比較一分壓與第二參考電壓及產生一第二比較信號；及一第二驅動器，其經組態以回應於該第二比較信號用該第一電源電壓驅動該第一參考電壓端子。
    根據本發明之另一例示性實施例，非揮發性記憶體裝置包括：一第一比較器，其經組態以比較一第一感測電壓與一第一參考電壓及產生一第一比較信號；一第一驅動器，其經組態以回應於該第一比較信號用一第一電源電壓驅動一第一感測電壓端子；一記憶體單元，其耦接在該第一感測電壓端子與一第二電源電壓端子之間且包括串聯耦接的一電阻可變裝置及一開關；一第二驅動器，其經組態以回應於該第一比較信號用該第一電源電壓驅動該第二感測電壓端子；及一電壓控制器，其經組態以基於一參考電流控制該第二感測電壓端子之一電壓位準。
    將參看隨附圖式在下文更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式來體現，且不應解釋為限於本文中所闡述之實施例。相反，提供此等實施例以使得本發明將為詳盡且完整的，且將本發明之範疇充分地傳達給熟習此項技術者。貫穿本發明，貫穿本發明之各圖及例示性實施例，相同元件符號指代相同部分。
    在下文中，將相變隨機存取記憶體(PCRAM)裝置作為實例且在本發明之以下例示性實施例中加以描述。
    圖2為根據本發明之第一例示性實施例之PCRAM裝置100之方塊圖。
    參看圖2，PCRAM裝置100包括記憶體單元110、感測放大器120，及開關單元130。感測放大器120基於讀取參考電壓VREAD來感測及放大第一感測電壓(VSIO)端子之電壓位準。開關單元130回應於啟用信號EN及ENB而選擇性地將第一感測電壓(VSIO)端子與記憶體單元110之一個端耦接。
    在本文中，記憶體單元110包括電阻可變元件GST及用於控制流經該電阻可變元件GST之電流的切換元件D1，該電阻可變元件GST包括相變材料。
    感測放大器120包括比較單元AMP、第一驅動單元P1、第二驅動單元P2、電壓控制單元121及輸出單元123。比較單元AMP比較讀取參考電壓VREAD與第一感測電壓(VSIO)。第一驅動單元P1回應於自比較單元AMP輸出之比較信號COMP以高電源電壓VDD驅動第一感測電壓(VSIO)端子。第二驅動單元P2回應於比較信號COMP以高電源電壓VDD驅動第二感測電壓(VSAI)端子。電壓控制單元121基於參考電流IREF控制第二感測電壓(VSAI)端子之電壓位準。輸出單元123輸出第二感測電壓VSAI。在本文中，比較單元AMP充當單位增益緩衝器，且第二驅動單元P2充當電流倍增器。舉例而言，第二驅動單元P2可僅藉由調整電晶體之大小而充當電流倍增器。
    在下文中，根據本發明之第一例示性實施例來描述具有上述結構之PCRAM裝置100之操作。
    當啟用用於選擇記憶體單元110之啟用信號EN及ENB時，感測放大器120感測及放大儲存在電阻可變元件GST中之資料且輸出經放大之資料。亦即，當比較單元AMP及第一驅動單元P1快速地將第一感測電壓(VSIO)端子之電壓位準穩定至讀取參考電壓VREAD時，對應於電阻可變元件GST之電阻值的電流流經第一感測電壓(VSIO)端子。流經第一驅動單元P1及電阻可變元件GST之電流變得與流經第一感測電壓(VSIO)端子的電流相同。在本文中，對應於流經第一驅動單元P1之電流的電流流入第二驅動單元P2中。亦即，由於第二驅動單元P2為電流倍增器，故自流經第一驅動單元P1之電流中放大的電流流經第二驅動單元P2。因此，當流經第二驅動單元P2之電流與流經電壓控制單元121之電流彼此對抗時，決定第二感測電壓VSAI之電壓位準。亦即，當流經第二驅動單元P2之電流大於流經電壓控制單元121之參考電流IREF時，第二感測電壓(VSAI)端子與高電源電壓(VDD)端子耦接。另一方面，當流經電壓控制單元121之參考電流IREF大於流經第二驅動單元P2之電流時，第二感測電壓(VSAI)端子與低電源電壓(VSS)端子耦接。
    根據本發明之第一例示性實施例，儘管電阻可變元件GST具有高電阻值，但可不管RC延遲而快速地感測及放大儲存於記憶體單元110中的資料。
    同時，在本發明之第一例示性實施例中，記憶體單元110中包含之切換元件D1由二極體形成，可歸因於製程及溫度之變化而發生二極體偏移(diode skew)。在此情況下，偏移可直接影響流經電阻可變元件GST之電流，且因此感測放大器120辨識電阻可變元件GST之電阻值改變。亦即，當二極體偏移歸因於製程及溫度之變化而在切換元件D1中發生且因此跨越電阻可變元件GST之兩端的電壓改變時，流經電阻可變元件GST之電流改變。結果，流經電阻可變元件GST之電流的改變可降低感測放大器120之感測裕度。為解決憂慮，提供本發明之以下第二例示性實施例。
    圖3為根據本發明之第二例示性實施例之PCRAM裝置200之方塊圖。
    參看圖3，PCRAM裝置200包括記憶體單元210、讀取參考電壓產生器220、感測放大器230，及開關單元240。記憶體單元210包括含有相變材料之電阻可變元件GST及用於控制流經串聯耦接之電阻可變元件GST之電流的第一切換元件D11。讀取參考電壓產生器220根據發生在第一切換元件D11中之偏移變化地產生讀取參考電壓VREAD。感測放大器230基於讀取參考電壓VREAD感測及放大第一感測電壓(VSIO)端子之電壓位準。開關單元240回應於啟用信號EN及ENB而選擇性地將第一感測電壓(VSIO)端子與記憶體單元210之一個端耦接。
    可藉由使用(例如)二極體來實現記憶體單元210中包括之第一切換元件D11。
    讀取參考電壓產生器220包括經設計與第一切換元件D11相同之第二切換元件D12，且偵測在第二切換元件D12或D11中發生之偏移。在本文中，因為藉由偵測第二切換元件D12之兩端之間的電壓來偵測偏移，故讀取參考電壓產生器220可按調節器類型來設計。讀取參考電壓產生器220包括第二切換元件D12、電阻器單元R11、第一比較單元AMP11及第一驅動單元P11。第二切換元件D12耦接在讀取參考電壓VREAD端與分壓(V_D12)端子之間且經設計與第一切換元件D11相同。電阻器單元R11耦接在分壓(V_D12)端子與低電源電壓(VSS)端子之間且具有固定電阻值。第一比較單元AMP11比較分壓(V_D12)與參考電壓VIN。第一驅動單元P11回應於自第一比較單元AMP11輸出之比較信號COMP11以高電源電壓VDD驅動讀取參考電壓(VREAD)端子。
    感測放大器230基於讀取參考電壓VREAD感測流經電阻可變元件GST之電流，且基於參考電流IREF來放大流經電阻可變元件GST之電流之變化。感測放大器230包括第二比較單元AMP12、第二驅動單元P12、第三驅動單元P13、電壓控制單元231及輸出單元232。第二比較單元AMP12比較第一感測電壓(VSIO)與讀取參考電壓VREAD。第二驅動單元P12回應於自第二比較單元AMP12輸出之第二比較信號COMP12以高電源電壓VDD驅動第一感測電壓(VSIO)端子。第三驅動單元P13回應於第二比較信號COMP12以高電源電壓VDD驅動第二感測電壓(VSAI)端子。電壓控制單元231基於參考電流IREF控制第二感測電壓(VSAI)端子之電壓位準。輸出單元232輸出第二感測電壓(VSAI)作為經放大信號OUT。在本文中，第二比較單元AMP12充當單位增益緩衝器，且第三驅動單元P13充當電流倍增器。第三驅動單元P13可僅藉由將電晶體調整為不同大小而充當電流倍增器。電壓控制單元231包括用於鏡射參考電流IREF之兩NMOS電晶體N11及N12。
    在下文中描述根據本發明之第二例示性實施例的PCRAM裝置200之操作。
    當啟用用於選擇記憶體單元210之啟用信號EN及ENB時，感測放大器230感測及放大儲存於記憶體單元210中之資料且輸出經放大信號OUT。當第二比較單元AMP12及第二驅動單元P12快速地將第一感測電壓(VSIO)端子之電壓位準穩定至讀取參考電壓VREAD時，對應於電阻可變元件GST之電阻值的電流流經第一感測電壓(VSIO)端子。流經第二驅動單元P12及電阻可變元件GST之電流變得與流經第一感測電壓(VSIO)端子的電流相同。在本文中，對應於流經第二驅動單元P12之電流的電流流經第三驅動單元P13。由於第三驅動單元P13為電流倍增器，故比流經第二驅動單元P12之電流放大地多的電流流經第三驅動單元P13。因此，藉由將流經第三驅動單元P13之電流與流經電壓控制單元231之參考電流IREF組合來決定第二感測電壓(VSAI)端子之電壓位準。亦即，當流經第三驅動單元P13之電流大於流經電壓控制單元231之參考電流IREF時，第二感測電壓(VSAI)端子與高電源電壓(VDD)端子耦接。相反，當流經電壓控制單元231之參考電流IREF大於流經第三驅動單元P13之電流時，第二感測電壓(VSAI)端子與低電源電壓(VSS)端子耦接。
    在本文中，由以下方程式1表示流經電阻可變元件GST之電流。
    IGST=(VSIO-Vth_D11)/RGST 方程式1其中「IGST」表示流經電阻可變元件GST之電流；「Vth_D11」表示在第一切換元件D11之兩端之間的電壓；「RGST」表示電阻可變元件GST之電阻值。
    因此，當決定第一感測電壓(VSIO)及在第一切換元件D11之兩端之間的電壓Vth_D11時，感測放大器230可藉由感測流經電阻可變元件GST之電流IGST來感測電阻可變元件GST之電阻值的變化。
    同時，當偏移歸因於製程及溫度之變化而在第一切換元件D11中發生時，儘管電阻可變元件GST之電阻值與前述條件相同，但流經第一切換元件D11之電流IGST歸因於在第一切換元件D11之兩端之間的電壓Vth_D11的改變而變化。可由以下方程式2表示此種情況。
    IGST=(VSIO-Vth_D11-V_SKEW)/RGST 方程式2其中「V_SKEW」表示在第一切換元件D11中發生之偏移。當偏移V_SKEW在第一切換元件D11中發生時，讀取參考電壓產生器220根據偏移V_SKEW變化讀取參考電壓VREAD。舉例而言，當電阻可變元件GST之兩端之間的電壓Vth_D11與在第一切換元件D11中發生之偏移V_SKEW下降的一樣多時，讀取參考電壓產生器220偵測在第二切換元件D12中發生之偏移V_SKEW且基於該偵測結果來增加讀取參考電壓VREAD。在本文中，由於第二切換元件D12為經設計與第一切換元件D11相同之二極體，所以在第一切換元件D11中發生之相同偏移V_SKEW亦在第二切換元件D12中發生。因此，讀取參考電壓產生器220自適應地輸出反映第一切換元件D11中發生之偏移V_SKEW的結果。結果，感測放大器230根據增加之讀取參考電壓VREAD來增加第一感測電壓(VSIO)端子之電壓位準。因此，隨著電阻可變元件GST之兩端處的電壓增加，將流經電阻可變元件GST之電流IGST補償至偏移發生前的電流位準。
    根據本發明之第二例示性實施例，可藉由根據在第一切換元件D11中發生之偏移V_SKEW而控制輸入至感測放大器230中之讀取參考電壓VREAD及藉此補償流經電阻可變元件GST之電流的變化來改良感測放大器230之感測裕度。
    根據本發明之例示性實施例，藉由採用調節器方法來改良感測速度。
    又，儘管偏移發生於記憶體單元所包括之開關中，但藉由回應於在開關中發生之偏移而變化輸入至感測放大器中之參考電壓來將流經記憶體單元路徑之電流維持在均一位準係可能的。因此，可藉由調整輸入至感測放大器中之參考電壓及藉此基於偏移之發生來補償流經記憶體單元路徑之電流的變化來改良感測放大器之感測裕度。
    儘管已關於特定實施例描述本發明，但熟習此項技術者將瞭解，可在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下進行各種改變及修改。
    10‧‧‧相變隨機存取記憶體(PCRAM)
    100‧‧‧相變隨機存取記憶體(PCRAM)裝置
    110‧‧‧記憶體單元
    120‧‧‧感測放大器
    121‧‧‧電壓控制單元
    123‧‧‧輸出單元
    130‧‧‧開關單元
    200‧‧‧相變隨機存取記憶體(PCRAM)裝置
    210‧‧‧記憶體單元
    220‧‧‧讀取參考電壓產生器
    230‧‧‧感測放大器
    231‧‧‧電壓控制單元
    240‧‧‧開關單元
    AMP‧‧‧比較單元
    AMP11‧‧‧第一比較單元
    AMP12‧‧‧第二比較單元
    BIAS‧‧‧信號
    CLMBL‧‧‧信號
    COMP‧‧‧比較信號
    COMP11‧‧‧比較信號
    COMP12‧‧‧第二比較信號
    D‧‧‧記憶體單元
    D1‧‧‧切換元件
    D11‧‧‧第一切換元件
    D12‧‧‧第二切換元件
    EN‧‧‧啟用信號
    ENB‧‧‧啟用信號
    GST‧‧‧電阻可變元件
    IREF‧‧‧參考電流
    N11‧‧‧NMOS電晶體
    N12‧‧‧NMOS電晶體
    NN‧‧‧箝位電晶體
    OUT‧‧‧經放大信號
    P‧‧‧偏壓電晶體
    P1‧‧‧第一驅動單元
    P2‧‧‧第二驅動單元
    P11‧‧‧第一驅動單元
    P12‧‧‧第二驅動單元
    P13‧‧‧第三驅動單元
    R11‧‧‧電阻器單元
    V_D12‧‧‧分壓
    VCLAMP‧‧‧信號
    VDD‧‧‧高電源電壓
    VIN‧‧‧參考電壓
    VPPSA‧‧‧泵激電壓
    VREAD‧‧‧讀取參考電壓
    VSAI‧‧‧第二感測電壓
    VSIO‧‧‧第一感測電壓
    VSS‧‧‧低電源電壓
    圖1為習知相變隨機存取記憶體(PCRAM)之方塊圖。
    圖2為根據本發明之第一例示性實施例之非揮發性記憶體裝置之方塊圖。
    圖3為根據本發明之第二例示性實施例之非揮發性記憶體裝置之方塊圖。
    100‧‧‧相變隨機存取記憶體(PCRAM)裝置
    110‧‧‧記憶體單元
    120‧‧‧感測放大器
    121‧‧‧電壓控制單元
    123‧‧‧輸出單元
    130‧‧‧開關單元
    AMP‧‧‧比較單元
    COMP‧‧‧比較信號
    D1‧‧‧切換元件
    EN‧‧‧啟用信號
    ENB‧‧‧啟用信號
    GST‧‧‧電阻可變元件
    IREF‧‧‧參考電流
    OUT‧‧‧經放大信號
    P1‧‧‧第一驅動單元
    P2‧‧‧第二驅動單元
    VDD‧‧‧高電源電壓
    VREAD‧‧‧讀取參考電壓
    VSAI‧‧‧第二感測電壓
    VSIO‧‧‧第一感測電壓
    VSS‧‧‧低電源電壓
    权利要求:
    Claims (18)
    [1] 一種非揮發性記憶體裝置，其包含：一記憶體單元，其包括一電阻可變裝置及用於控制流經該電阻可變裝置之一電流之一切換單元；一讀取參考電壓產生器，其經組態以根據在該切換單元中發生之一偏移而產生一參考電壓；及一感測放大器，其經組態以基於該參考電壓來感測對應於流經該電阻可變裝置的該電流的一電壓。
    [2] 如請求項1之非揮發性記憶體裝置，其中該讀取參考電壓產生器包含與該第一切換單元相同之一第二切換單元，且該讀取參考電壓產生器經組態以偵測在該第二切換單元中發生之一偏移。
    [3] 如請求項2之非揮發性記憶體裝置，其中該讀取參考電壓產生器經組態以偵測該第二切換單元之兩端之間的電壓以產生一偵測結果，且基於該偵測結果產生該參考電壓。
    [4] 如請求項1之非揮發性記憶體裝置，其中該切換單元包含一個二極體。
    [5] 如請求項1之非揮發性記憶體裝置，其中該感測放大器經組態以基於一參考電流而放大流經該電阻可變裝置之一電流的之一變化。
    [6] 一種非揮發性記憶體裝置，其包含：一第一比較器，其經組態以比較一第一感測電壓與一第一參考電壓及產生一第一比較信號；一第一驅動器，其經組態以回應於該第一比較信號用一第一電源電壓驅動一第一感測電壓端子；一記憶體單元，其耦接在該第一感測電壓端子與一第二電源電壓端子之間且包括串聯耦接的一電阻可變裝置及一第一開關；一第二開關，其耦接在一第一參考電壓端子與一分壓端子之間且與該第一開關相同；一電阻器，其經由該第二開關耦接至該分壓端子且耦接至該第二電源電壓端子；一第二比較器，其經組態以比較一分壓與第二參考電壓及產生一第二比較信號；及一第二驅動器，其經組態以回應於該第二比較信號用該第一電源電壓驅動該第一參考電壓端子。
    [7] 如請求項6之非揮發性記憶體裝置，其中該第一開關包含一個二極體。
    [8] 如請求項6之非揮發性記憶體裝置，其進一步包含：一第三驅動器，其經組態以回應於該第一比較信號用該第一電源電壓驅動一第二感測電壓端子；及一電壓控制器，其經組態以基於一參考電流來控制該第二感測電壓端子之一電壓位準。
    [9] 如請求項8之非揮發性記憶體裝置，其中該第三驅動器包含一電流倍增器。
    [10] 如請求項8之非揮發性記憶體裝置，其中該電壓控制器具有用於在該第二感測電壓端子與該第二電源電壓端子之間鏡射該參考電流的一結構。
    [11] 如請求項6之非揮發性記憶體裝置，其進一步包含：一開關單元，其經組態以回應於用於選擇該記憶體單元之一啟用信號而選擇性地將該第一感測電壓端子與該記憶體單元之一個端耦接。
    [12] 一種非揮發性記憶體裝置，其包含：一第一比較器，其經組態以比較一第一感測電壓與一第一參考電壓及產生一第一比較信號；一第一驅動器，其經組態以回應於該第一比較信號用一第一電源電壓驅動一第一感測電壓端子；一記憶體單元，其耦接在該第一感測電壓端子與一第二電源電壓端子之間且包括串聯耦接的一電阻可變裝置及一開關；一第二驅動器，其經組態以回應於該第一比較信號用該第一電源電壓驅動一第二感測電壓端子；及一電壓控制器，其經組態以基於一參考電流來控制該第二感測電壓端子之一電壓位準。
    [13] 如請求項12之非揮發性記憶體裝置，其中該第一參考電壓係自適應地按在該開關中發生之一偏移而判定。
    [14] 如請求項13之非揮發性記憶體裝置，其進一步包含：一第二開關，其耦接在一第一參考電壓端子與一分壓端子之間且與該第一開關相同；一電阻器，其經由該第二開關耦接至該分壓端子且耦接至該第二電源電壓端子；一第二比較器，其經組態以比較一分壓與第二參考電壓及產生一第二比較信號；及一第三驅動器，其經組態以回應於該第二比較信號用該第一電源電壓驅動該第一參考電壓端子。
    [15] 如請求項12之非揮發性記憶體裝置，其中該第一開關包含一個二極體。
    [16] 如請求項12之非揮發性記憶體裝置，其進一步包含：一開關單元，其經組態以回應於用於選擇該記憶體單元之一啟用信號而選擇性地將該第一感測電壓端子與該記憶體單元之一個端耦接。
    [17] 如請求項12之非揮發性記憶體裝置，其中該第二驅動器包含一電流倍增器。
    [18] 如請求項12之非揮發性記憶體裝置，其中該電壓控制器具有用於在該第二感測電壓端子與該第二電源電壓端子之間鏡射該參考電流的一結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI540576B|2016-07-01|非揮發性記憶體裝置
    US8559256B2|2013-10-15|Non-volatile memory device and sensing method thereof
    US9685228B2|2017-06-20|Reference and sensing with bit line stepping method of memory
    KR102115440B1|2020-05-27|비휘발성 메모리 장치 및 그의 구동방법
    JP6336541B2|2018-06-06|センス増幅器のためのトリミング可能な基準発生器
    KR20100049926A|2010-05-13|가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
    US9799385B2|2017-10-24|Resistance change memory
    KR20130069029A|2013-06-26|저항성 메모리 장치
    CN107180650B|2020-05-08|存储器件及其操作方法
    US8422280B2|2013-04-16|Stable current supply circuit irrespective of PVT variations and semiconductor having same
    US9747980B2|2017-08-29|Semiconductor memory device and method for temperature compensation using temperature-resistance-voltage functions
    US9123412B2|2015-09-01|Resistance change memory
    TW200839782A|2008-10-01|A compensation circuit and a memory with the compensation circuit
    US8873322B2|2014-10-28|Nonvolatile memory apparatus
    US7483306B2|2009-01-27|Fast and accurate sensing amplifier for low voltage semiconductor memory
    JP6389843B2|2018-09-12|抵抗変化型メモリ装置およびそのセンス回路
    US8520423B2|2013-08-27|Non-volatile memory device
    KR101150592B1|2012-06-01|상 변화 메모리 장치
    US9754640B1|2017-09-05|Sensing circuit and method utilizing voltage replication for non-volatile memory device
    JP2006343253A|2006-12-21|回路特性制御装置
    US20200226073A1|2020-07-16|Random code generator with non-volatile memory
    KR100985759B1|2010-10-06|반도체 메모리 장치의 입력 버퍼 회로
    KR101920081B1|2018-11-19|라이트 제어 장치
    KR100771547B1|2007-10-31|반도체 장치
    US20100165703A1|2010-07-01|Semiconductor device for supplying stable voltage to control electrode of transistor
    同族专利:
    公开号 | 公开日
    CN103000225B|2017-03-01|
    KR20130030616A|2013-03-27|
    US20130070512A1|2013-03-21|
    CN103000225A|2013-03-27|
    US8659930B2|2014-02-25|
    TWI540576B|2016-07-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6501697B1|2001-10-11|2002-12-31|Hewlett-Packard Company|High density memory sense amplifier|
    US6970387B2|2003-09-15|2005-11-29|Hewlett-Packard Development Company, L.P.|System and method for determining the value of a memory element|
    KR100745601B1|2005-11-30|2007-08-02|삼성전자주식회사|상 변화 메모리 장치 및 그것의 읽기 방법|
    US7542338B2|2006-07-31|2009-06-02|Sandisk 3D Llc|Method for reading a multi-level passive element memory cell array|
    US7542337B2|2006-07-31|2009-06-02|Sandisk 3D Llc|Apparatus for reading a multi-level passive element memory cell array|
    KR20090126102A|2008-06-03|2009-12-08|삼성전자주식회사|저항체를 이용한 비휘발성 메모리 장치|
    KR101498219B1|2008-11-04|2015-03-05|삼성전자주식회사|가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템|
    KR101150629B1|2010-04-27|2012-05-30|에스케이하이닉스 주식회사|비휘발성 메모리 장치 및 제어 방법|KR20140080942A|2012-12-21|2014-07-01|에스케이하이닉스 주식회사|비휘발성 메모리 장치|
    KR102033974B1|2013-02-28|2019-10-18|에스케이하이닉스 주식회사|반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법|
    KR102100711B1|2013-11-29|2020-04-16|에스케이하이닉스 주식회사|비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 및 동작방법|
    CN103646668B|2013-12-26|2016-05-18|中国科学院上海微系统与信息技术研究所|一次性可编程存储器及其编程方法与读取方法|
    US9704572B2|2015-03-20|2017-07-11|Sandisk Technologies Llc|Sense amplifier with integrating capacitor and methods of operation|
    KR20180045680A|2016-10-26|2018-05-04|에스케이하이닉스 주식회사|센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템|
    TWI600009B|2016-11-04|2017-09-21|財團法人工業技術研究院|可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法|
    US10505521B2|2018-01-10|2019-12-10|Ememory Technology Inc.|High voltage driver capable of preventing high voltage stress on transistors|
    法律状态:
    2019-04-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110094211A|KR20130030616A|2011-09-19|2011-09-19|비휘발성 메모리 장치|
    [返回顶部]